本报记者 李玉洋 李正豪 上海报道
经过多年发展，Chiplet（模块芯片）已不再是“少数人的游戏”。
日前，Intel联合AMD、Arm、高通、台积电、三星、日月光、谷歌云、Meta、微软等行业巨头成立Chiplet标准联盟，制定了通用Chiplet的高速互联标准“Universal Chiplet Interconnect Express”（以下简称“UCIe”），旨在共同打造Chiplet互联标准、推进开放生态。
对生态建设、产业发展来说，行业标准的制定尤为关键。截至目前，虽然Chiplet还没有统一的中文名，但作为摩尔定律的“救星”，它受到了包括AMD、Intel、苹果等公司的青睐，越来越多地被应用于它们的产品中。
“这些擅长做‘大芯片’的公司，看到了通过Chiplet技术所能带来的性能和成本平衡，于是大力投入。”芯原股份创始人、董事长兼总裁戴伟民告诉《中国经营报》记者，Intel、高通等这些代表了X86和ARM阵营最有影响力的公司都在牵头制定Chiplet标准，这使得UCIe有很大可能将成为主流标准，加上ASE、台积电等领先的封装厂都参与其中，这对Chiplet标准联盟发展Chiplet的核心封装技术是一个有力保障。
不过，国内半导体研究机构芯谋研究总监王笑龙则表示，UCIe的制定是Chiplet生态发展的前提条件，不是所有类型芯片都能从Chiplet这种技术方向中受益，Chiplet能为大型SoC（系统级芯片）提供可选方案，但不要神化它。
可“乐高化”的Chiplet
想要解读UCIe，必然绕不开Chiplet。Chiplet是什么？业界有个十分形象的比喻，即可把Chiplet视为乐高积木，它能将采用不同芯片制造厂、不同制程的芯片像搭积木一样进行组装，从而形成一个系统芯片。
“Chiplet的原型来自于Marvell创始人周秀文博士在ISSCC（国际固态电路峰会）2015上所提出的MoChi （Modular Chip，模块化芯片） 架构概念，它类似于乐高积木的基础模块，具有很好的通用性，可以灵活组建成不同的模型（芯片）。”
戴伟民表示，Chiplet是把一些具备某些具体功能的半导体IP先做成一颗颗die（裸片），再将这些die按需要组合在一起，加上必要的电路设计，最后借助先进封装技术做成一颗完整芯片。
在电子创新网CEO张国斌看来，Chiplet概念的提出和势头渐盛与摩尔定律日趋放缓密切相关。“随着半导体工艺制程向3nm/2nm（纳米）推进，晶体管尺寸已逼近物理极限，继续提升晶体管密度即使在技术上可行，也会带来巨额成本。”他表示，Chiplet通过一组“小芯片”混搭成“类乐高”的组件来拯救日趋失效的摩尔定律。这是一条和传统SoC不一样的技术路线，是SoC集成发展到一定程度之后的一种新的芯片设计方式。
“当前主流的系统级芯片都是通过光刻制作到同一块晶圆上，以智能手机的SoC为例，其内部集成了CPU、GPU、ISP、NPU、Modem等不同功能的计算单元和诸多的接口IP，但这些单元和接口并不都需要先进制程。”王笑龙表示，Chiplet是把IP硬件化，用不同制程的“小芯片”组装成“大芯片”，从而降低成本。
同时，张国斌也表示：“因为先进制程成本非常高昂，特别是模拟电路、I/O（输入/输出端口）等愈来愈难以随着制程技术缩小，而Chiplet是将电路分割成独立的‘小芯片’，并各自强化功能、制程技术及尺寸，最后整合在一起，以克服制程难以进一步微缩的挑战。”此外，基于Chiplet还可以使用现有的成熟芯片来降低开发和验证成本。
此前，AMD团队曾对外表示：“集成芯片的制造成本一直在稳步攀升，在最新一代芯片中，由于增加了掩模层（如多种图案）、更具挑战性和更复杂的制造（先进冶金、新材料）等原因，成本急剧上升。处理器制造商不仅要为每一个新的工艺节点等待更长的时间，而且当技术可用时，他们还必须支付更多的费用。”
在UCIe联盟官网发布的白皮书中，Intel首席架构师沙尔玛对Chiplet的商业价值进行了总结，包括更小面积的单一功能裸片有利于制造环节良率控制、产能爬坡；从设计角度看，能够有效降低投资，节省不必要的跨工艺节点IP移植成本，缩短产品上市周期；不同计算、存储、I/O芯片（die）的灵活组合，使敏捷芯片定制成为可能。
当靠工艺提升性能临近天花板时，单芯片设计的技术路线很难继续走下去，于是在这样的背景下，将不同功能模块从单个裸片上解耦的Chiplet被业界寄予厚望。
戴伟民进一步指出，AMD领先业界一步，首先用Chiplet的架构做成了商用芯片，以解决当时计算类IP和接口类IP在先进工艺节点上发展进程不匹配的问题，“AMD最终发现用Chiplet的方式，在较大规模的芯片设计中具有非常优秀的性价比；随后Intel、苹果也相继推出了基于Chiplet架构的芯片”。
记者了解到，AMD第二代EPYC 7002系列处理器通过采用Chiplet设计，为x86服务器带来了高达64核心128线程的超强算力；无独有偶，Intel的Stratix 10 GX 10M FPGA 也采用了Chiplet，而苹果最新发布的M1 Ultra芯片，也是在Chiplet上的一次成功尝试。
Chiplet技术与规模化之间的桥梁
要知道面对成千上万种的“乐高积木”，用户能做任意组合、拼接，依靠的是统一的插口。对于Chiplet来说，这种统一的插口就是die-to-die之间的互联接口和协议。
然而，芯片巨头们此前在探索Chiplet时各自为战，都在力推自己的高速互联协议标准。比如，Intel免费向外界授权的AIB高级接口总线协议，台积电和Arm合作推出的LIPINCON协议，英伟达用于GPU的高速互联方案NV Link，Marvell在推出模块化芯片架构时采用的Kandou总线接口等。
“各家半导体IP提供商，只要拥有一定的芯片设计能力，都可以生产Chiplet，但是不同厂商之间的Chiplet如果没有统一的接口，就无法相互之间进行通信和协同。”戴伟民表示，这样的话，各厂商的Chiplet就会形成孤岛，不能和其他Chiplet进行组合和配对，市面上就没有足够多的可供灵活选择使用的Chiplet，这个技术就不会得到广泛的使用。
在技术成熟与形成商业潮流之间，Chiplet厂商还需搭起一座互联接口标准化的“桥梁”。搭建桥梁，正是UCIe所试图发挥的作用。
根据白皮书介绍，UCIe提供了物理层裸片间通信的电气信号、时钟标准、物理通道数量等规范，至于具体物理实现结构则不做限制；为了适配不同厂商的封装方法，白皮书还专门划分出针对“标准封装”“先进封装”的不同标准。其中，标准封装属于入门级，只能用在不追求高性能的芯片中，而其所列出的三种先进封装方式分别为Intel EMIB、台积电CoWoS、日月光FoCoS-B。
据了解，UCIe是一种分层协议，具有物理层和die-to-die适配器，协议层则运行在物理层之上。此次UCIe联盟没有采取激进的方法，而是在UCIe 1.0规范中选择了成熟的PCIe （PCI Express）和CXL （Compute Express Link ）互联总线标准。
这意味着UCIe标准正在以一个完整且经过充分验证的协议层开始运行，PCIe协议提供广泛的互操作性和灵活性，而CXL可用于更高级的低延迟/高吞吐量连接，如内存、I/O以及GPU等加速器、缓存。更为重要的是，设计者和芯片制造商都可以利用现有的PCIe/CXL软件，进一步降低了开发功能。
UCIe联盟的主要功能和作用是什么？对此，Intel表示，UCIe联盟代表一个多样化的市场生态体系，将满足客户对于更加定制化的封装层级整合需求，从一个可互通、多厂商的生态系，连结同级最佳芯片到芯片互连和协定。
而ARM公司则指出，UCIe是一个新的行业联盟，旨在建立一个die-to-die的互联标准，并促进一个开放的Chiplet生态系统，同时满足客户对更多可定制的封装级集成的要求，将一流的die-to-die的互联与协议从一个可互用且多厂商的生态系统连接起来。
在戴伟民看来，UCIe联盟主要功能是搭建互联互通的统一标准，推动Chiplet生态的发展，从而促进Chiplet技术的产业化落地。
行业影响几何？
戴伟民说，从产业发展现状来看，除了如AMD、Intel推出了基于Chiplet技术的芯片产品外，目前台积电、三星、长电科技等的封测厂商都在积极发展相关的2.5D、3D封测技术，EDA公司也在发展相关的设计工具来实现自动系统划分和单元模块的3D堆放等。
“Intel、AMD、微软、高通、Arm、谷歌的参与，表明了x86和ARM阵营最有影响力的公司都支持这个标准，这使得UCIe有很大的可能性将成为主流标准，加上领先的封装厂比如ASE、台积电、三星都参与其中，对该组织发展Chiplet的核心封装技术是一个有利的保障，因此我们应该密切关注这个标准的发展。”行业巨头的牵头，让戴伟民对Chiplet未来发展很是看好。
戴伟民还指出，Chiplet实际上是将部分特定的半导体IP做成通用的die，因此具有芯片设计能力的IP企业在产业链中也占据重要的地位。基于“IP芯片化”和”芯片平台化“的理念，芯原近期推出的高端应用处理器平台就是采用了Chiplet的架构所设计。
“从市场应用来看，我认为平板电脑、自动驾驶、数据中心将是Chiplet率先落地的应用领域。平板电脑需要各种不同功能的异构处理IP，数据中心要集成很多通用的高性能计算模块，这些都是Chiplet的最佳使用场景。” 戴伟民进一步表示，Chiplet也非常适用于汽车电子，“我们把计算和功能模块，做成一颗颗积木一样的‘小芯片’，每一颗‘小芯片’单独做好车规验证工作，然后在升级汽车芯片的时候，像搭积木一样拼装起来，性能要求越高，加进去的‘小芯片’就越多，而不需要每次升级都从头设计一颗‘大芯片’，再重新走车规流程。这种模式也可以增加汽车芯片的可靠性，因为几颗Chiplet同时失效的几率远远小于一颗汽车芯片失效的几率。”
不过，在参与UCIe标准制定的发起者中没有一家是大陆企业，这是否对本土公司造成影响？对此，戴伟民表示：“这个标准虽然目前是海外公司在牵头，但事实上UCIe原则上来说是开放免费的，本土公司也可以申请加入。其实在该标准早期成形中，芯原和一些本土公司都参与了讨论。”
需要指出的是，不是所有类型的芯片都能从Chiplet技术方向受益。有分析人士指出，UCIe是否具有持续的市场前景，主要还是看未来Chiplet与高度集成的单片芯片是否会形成差异化的市场结构。
芯谋研究分析师王立夫也表达了类似观点。“UCIe产业联盟所带来的影响短期内还看不到，长期得看几家龙头企业合作情况，如果真发展得好的话，未来很多大芯片（DPU、CPU、GPU）都会用上。”他说。
王笑龙也表示：“Chiplet对芯片性能提升比较有限，成本节省也有限，能给大型SoC提供可选方案，但不要神化它。”
